中國粉體網(wǎng)訊 集成電路的發(fā)展要求互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）晶體管在持續(xù)縮減尺寸的同時提升性能，降低功耗。隨著主流CMOS集成電路縮減到亞10 nm技術(shù)節(jié)點(diǎn)，采用新結(jié)構(gòu)或新材料對抗場效應(yīng)晶體管中的短溝道效應(yīng)、進(jìn)一步提升器件能量利用效率變得愈加重要。在諸多新型半導(dǎo)體材料中，半導(dǎo)體碳納米管具有超高的電子和空穴遷移率、原子尺度的厚度和穩(wěn)定的結(jié)構(gòu)，是構(gòu)建高性能CMOS器件的理想溝道材料。已公開的理論計算和實(shí)驗(yàn)結(jié)果均表明，碳管CMOS晶體管采用平面結(jié)構(gòu)即可縮減到5nm柵長，且較同等柵長的硅基CMOS器件具有10倍的本征性能-功耗綜合優(yōu)勢。
碳納米管集成電路批量化制備的前提是實(shí)現(xiàn)超高半導(dǎo)體純度（>99.9999%）、順排、高密度（100～200 /μm）、大面積均勻的碳納米管陣列薄膜。長期以來，材料問題的制約導(dǎo)致碳管晶體管和集成電路的實(shí)際性能遠(yuǎn)低于理論預(yù)期，甚至落后于相同節(jié)點(diǎn)的硅基技術(shù)至少一個數(shù)量級，因而成為碳管電子學(xué)領(lǐng)域所面臨的最大的技術(shù)挑戰(zhàn)。
北京大學(xué)信息科學(xué)技術(shù)學(xué)院電子學(xué)系/北京大學(xué)碳基電子學(xué)研究中心、納米器件物理與化學(xué)教育部重點(diǎn)實(shí)驗(yàn)室張志勇教授-彭練矛教授課題組發(fā)展全新的提純和自組裝方法，制備高密度高純半導(dǎo)體陣列碳納米管材料，并在此基礎(chǔ)上首次實(shí)現(xiàn)了性能超越同等柵長硅基CMOS技術(shù)的晶體管和電路，展現(xiàn)出碳管電子學(xué)的優(yōu)勢。該課題組采用多次聚合物分散和提純技術(shù)得到超高純度碳管溶液，并結(jié)合維度限制自排列法，在4英寸基底上制備出密度為120/μm、半導(dǎo)體純度高達(dá)99.99995%、直徑分布在1.45±0.23 nm的碳管陣列，從而達(dá)到超大規(guī)模碳管集成電路的需求。基于這種材料，批量制備出場效應(yīng)晶體管和環(huán)形振蕩器電路，100nm柵長碳管晶體管的峰值跨導(dǎo)和飽和電流分別達(dá)到0.9 mS/μm和1.3 mA/μm（VDD=1V），室溫下亞閾值擺幅為90 mV/DEC；批量制備出五階環(huán)形振蕩器電路，成品率超過50%，最高振蕩頻率8.06 GHz遠(yuǎn)超已發(fā)表的基于納米材料的電路，且超越相似尺寸的硅基CMOS器件和電路。
大規(guī)模集成電路對碳管材料的要求
高密度、高純度半導(dǎo)體碳管陣列的制備和表征
該項(xiàng)工作突破了長期以來阻礙碳管電子學(xué)發(fā)展的瓶頸，首次在實(shí)驗(yàn)上顯示出碳管器件和集成電路較傳統(tǒng)技術(shù)的性能優(yōu)勢，為推進(jìn)碳基集成電路的實(shí)用化發(fā)展奠定了基礎(chǔ)。2020年5月22日，相關(guān)研究成果以《用于高性能電子學(xué)的高密度半導(dǎo)體碳納米管平行陣列》（“Aligned, high-density semiconducting carbon nanotube arrays for high-performance electronics”）為題，在線發(fā)表于《科學(xué)》（Science，第368卷6493期850～856頁）；電子學(xué)系2015級博士研究生劉力俊和北京元芯碳基集成電路研究院工程師韓杰為并列第一作者，張志勇和彭練矛為共同通訊作者。
上述研究得到國家重點(diǎn)研發(fā)計劃“納米科技”重點(diǎn)專項(xiàng)、北京市科技計劃、國家自然科學(xué)基金等資助。湘潭大學(xué)湖南省先進(jìn)傳感與信息技術(shù)創(chuàng)新研究院、浙江大學(xué)、北京大學(xué)納光電子前沿科學(xué)中心等單位研究人員參與合作。
（中國粉體網(wǎng)編輯整理/江岸）
注：圖片非商業(yè)用途，如侵權(quán)告知刪除
