Altair PollEx 是一款 PCB 板級的電子設計自動化(EDA)軟件包，涵蓋了設計、分析和加工制造。它顯著縮短了開發周期，同時為 PCB 原理圖設計師、PCB 布局布線工程師、CAE 分析工程師和制造工程師提供了相互溝通的通用工具平臺。

模塊及功能特色

1. PollEx-PCB Modeler 統-的PCB設計、規則驗證審查、仿真、可視化集成環境

2. 與主流 ECAD 系統無縫鏈接支持所有主流 EDA 軟件的設計原理圖檢查

3. 支持 Gerber(274D,274X)數據檢杳

4. 支持所有主流 EDA 軟件的 PCB 設計板圖的檢查

5. 支持 PCB與 PCB、原理圖與原理圖的比對檢查

6. 支持 PCB板圖、原理圖(Schematic)和料單(BOM)的對比檢查

7. 以不同的名稱保存任意設計外形，減少文件大小，使用密碼保護

8. 較大的數據壓縮比(+10以上)(比原始文件小10倍以上-易于處理和共享)

9. 用于注釋的紅色標記(+)功能

10. 網絡層的2D/3D可視化顯示，網絡拓撲顯示和自動生成合成網絡層

支持 PollEx->Feko 聯合:進行PCB 板級以及部件和系統級 EMI分析。

提供安裝仿真器(Mounting Emula-tor):

在表面貼裝(SMT)過程中為了通過貼片機將零件放置在正確的位置和角度，必須需要提前輸入零件放置坐標和角度，以獲得準確的結果。PolEx 中可以通過預先輸入部件的安裝信息來管理 UPE。通過鏈接這些零件庫，安裝仿真器可以檢測錯誤的零件信息，同時驗證的狀態，使用三維零件形狀和計算機上的信息(角度、坐標等)預先安裝零件印刷電路板。

提供金屬掩膜管理器(Metal MaskManager):

金屬掩膜管理器是一個可以注冊標準金屬掩膜數據庫，管理金屬掩膜更換的工具歷史，并檢查設計和標準金屬掩膜之間的差異。此外，用戶可以更改設計的金屬掩膜。根據制造工藝和產品，用戶可以管理多個不同的金屬掩膜數據庫。這意味著，用戶可以進口標準金屬掩膜后閱讀設計和檢查不同的金屬掩膜之間的設計，光繪(Gerber)和標準金屬掩膜。

提供測試點位置發生器(Test-PointLocation Generator):

測試點定位生成器是一種生成測試點和提取位置和數據的軟件參考設計數據。根據路由結構，PoIEx提供了多種功能生成測試點位置的函數。在制造現場能夠加載使用和修改的 netlist ，并將其與原始設計數據進行比較。測試點位置生成器為在 PoIEx PCB 的制造商菜單下，包括三個菜單;提取夾具數據、結果評審和驗證 Netlist。

提供塊夾具生成器(BlockJlG Generator):

塊夾具用于穩定支撐裸 PCB并在 SMD 過程中在印刷焊膏的絲網印刷設備中均勻地施涂鉛。夾具應重復設計和制造的形狀改變的印刷電路板根據產品和型號。塊夾具發生器利用 PCB 設計數據和陣列板的面板PCB Gerber，快速生成夾具設計圖。

1. 全面的檢查項包括 DFM(700+)，DFE(200+)和 DFA(50+)

2. 詳細圖解各項規則，容易理解規則的含義

3. 面向制造設計(DFM)的檢查項包含了電路板、元件、鉆孔、柔性印刷電路板(FPCB)、封裝、焊盤、圖案(Pattern)、放置(Placement)以及工具標的物等面向電氣設計(DFE)的檢查項-包括高速信號、差分對、公共網絡、電源、濾波器、元器件和電路板等

4. 面向裝配設計(DFA)的檢查項-包括制造裝配關注的布局沖突、引線、放置元器件和電路板等

5. 面向電氣設計(DFE+)增強版的檢查項鏈接到信號完整性和熱分析求解器進行電氣設計性能驗證

6. 導出用戶自定義和格式化的微軟 Excel驗證結果報告，帶詳細的圖片說明

7. 根據現場狀態定制/添加規則(快速響應客戶的技術變更)

8. 在早期設計階段檢查許多電氣(SI/PI/EMI/ESD)缺陷項目

分析 -信號完整性，電源完整性和熱以及電磁輻射

內置材料庫

-信號完整性(SignalIntegrity)分析-傳輸線分析-TML分析和走線優化-網絡分析-波形分析、眼圖分析和網絡參數(RLCG)提取

-串擾分析

-網絡拓撲分析，包括拓撲編輯功能

電源完整性(Power Integrity)分析

-直流壓降(DCIR Current Drop)分析

-交流電源分配網絡(AC PDN)分析帶電壓調節模組的交流電源分配網絡(AC PDN with VRM Ports)分析

Thermal:熱分析

-元器件的內置封裝相關熱阻值-板輪廓、板頂層/底層和元器件結溫的三維有限元熱穩態分析結果